HDL 설계를 하려고 sublimet ext를 첨 깔면 html, c++, python과 같은 언어들은 syntax가 표시되는데 verilog는 그딴게 없다. 이번 포스팅은 sublime text를 쓸 때 verilog syntax를 추가하는 방법을 알려주겠다.
방법
sublime text를 켠다.
Ctrl + shift + p 를 눌러주면 검색 창 같은게 뜨는데 Install Package Control를 입력한뒤 엔터를 친다. (Mac의 경우 cmd+shift+p)
다시 Ctrl + shift + p를 눌러 준 다음 이번에는 SystemVerilog를 입력한위 엔터를 친다.
그러면 verilog가 syntax되었을 것이다.
다음번에 할 때는 보다 편하게 할 수 있다.
view -> syntax -> system verilog에 들어가면 된다.
참고한 링크 : https://sv-doc.readthedocs.io/en/latest/
Leave a Reply
Your email is safe with us.